Burada ben de özellikle "bilgisayar" dedim (CPU demedim).
Ben de tahmin ettim zaten o şekilde düşündüğünü ama thread içinde yanlış anlama olmasın öyle bir detaya inme gereksinimi hissettim.
Burada aşağıdaki varsayımı yaptım.
Vardığın sonuçta benim görebildiğim kadarıyla temelde herhangi bir yanlış yok. Ben de zaten "refresh rate ile aynı aralıkta çalışabilen bir timer" derken bahsettiğin durumu kastetmiştim.
Ama varsayımlarının arasında doğru olmama ihtimali olan bir tanesi var, o da video çipindeki counter'ların deterministik olarak saymaya başlamaları olayı. Bu da şöyle olabilir, Oric'in Reset hattı ULA'daki Vertical Line sayacına bağlanmamıştır, reset'te counter undefined bir değerde geliyordur. Sorun değil, çünkü ilk değeri ne olursa olsun kısa sürede sayaç overflow olup sıfıra dönecek ve ondan sonra normal işlevini devam ettirecek, bir daha da resetlenmesine zaten gerek yok. Fakat bu da CPU ile senkronizasyonun kurulamaması anlamına gelir yine.
Peki neden bağlanmamış olabilir Reset hattı? Tabii ki hardware'i basitleştirmek için. Özellikle eski çiplerde acaip trickler kullanılmış basitleştirme amaçlı. Mesela Atari TIA'da bu
VSYNC HSYNC sayacı normal counter bile değildir, LFSR (Linear Feedback Shift Register) denen bir yapıdır, aynı görevi görür ama 1, 2, 3 diye saymaz, onun yerine karışık ama deterministik bir sequence'da gider, fakat hardware olarak çok daha basittir normal counter'a göre.
Bu arada, Oric'te gerçekten durum nedir, Reset bağlı mıdır, değil midir, onu bilmiyorum, tahminen ancak uygun şekilde kod yazarak ya da osiloskopla sinyallere bakılarak anlaşılır, ben sadece varsayımların fail olabileceği bir duruma teorik bir örnek verdim.
